М E N U

Previous Doc

Next Doc

Generate Collection

Go to Doc#

First Hit

L13: Entry 2 of 5

File: JPAB

Aug 27, 1999

PUB-NO: JP411231951A

DOCUMENT-IDENTIFIER: JP 11231951 A

TITLE: INTERNAL VOLTAGE GENERATION CIRCUIT

PUBN-DATE: August 27, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

DON, ZUN YAN

ASSIGNEE-INFORMATION:

NAME

COUNTRY

LG SEMICON CO LTD

APPL-NO: JP10329203

APPL-DATE: November 19, 1998

INT-CL (IPC): $\underline{G05} + \frac{1}{56}$; $\underline{H03} + \frac{1}{00}$

ABSTRACT:

PROBLEM TO BE SOLVED: To maintain the level of internal power supply voltage on a fixed level even when there is change in a circuit manufacturing process by compensating voltage fluctuation due to the change in the circuit manufacturing process when an internal voltage level amplifying part amplifies reference voltage.

SOLUTION: External voltage is inputted to a reference voltage generating part 40 to generate reference voltage Vref and an internal voltage level amplifying part 50 amplifies the voltage Vref up to an internal voltage level. And when the internal voltage level is changed by a circuit manufacturing process, a process change compensating part 60 compensates the change of the circuit manufacturing process and outputs it. Further, the internal voltage level which is compensated by the part 60 and is amplified by the part 50 is inputted to a driver part 70 to drive internal voltage. Thus, it is possible to maintain the level of internal power supply voltage on a fixed level even if there is change in the circuit manufacturing process and to improve reliability to a chip.

COPYRIGHT: (C) 1999, JPO

Previous Doc Next Doc Go to Doc#

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出額公開番号

特開平11-231951

(43)公開日 平成11年(1999)8月27日

(51) Int CL*

識別記号

FΙ

G05F 1/56

310

G05F 1/56

310E

H03L 1/00

H03L 1/00

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号

特額平10-329203

(22)出顧日

平成10年(1998)11月19日

(31)優先権主張番号 68193/1997

(32)優先日

1997年12月12日

(33)優先権主張国

韓国 (KR)

(71)出願人 591044131

エルジイ・セミコン・カンパニイ・リミテ

大牌民国 チュングチェオンプグード チ

ェオンジューシ・ヒュンダクーク・ヒャン

ギェオンードン・1

(72)発明者 ドン・ズン・ヤン

大韓民国・チュンチョンプクード・チョン、 ズーシ・ヒュンダクーク・カキョンード

ン・(番地なし)・ヒョンソク アパート

メント 101-305


(74)代理人 弁理士 山川 政樹

(54) 【発明の名称】 内部電圧発生回路

(57)【要約】

【課題】 内部電源回路の製造時の工程変化による電圧 変動を補償して、内部電源電圧のレベルを一定に維持す

【解決手段】 内部電圧レベル増幅部を流れる電流のバ イパス路をnMOSトランジスタで形成させ、そのnM OSトランジスタのゲートを内部電圧レベル増幅部を通 る電流で生じる電圧が加えられるように接続した。した がって、内部電圧レベル増幅部を通る電流が増加すると バイパス電流が増加し、内部電圧レベル増幅部を通る電 流を減少させる。



10

【特許請求の範囲】

【請求項1】 外部電源を用いて内部電源を生成する内 部電圧発生回路において、

外部電源を受けて基準電圧を発生させる基準電圧発生部

基準電圧発生部からの基準電圧を内部電圧レベルに増幅 させる内部電圧レベル増幅部と、

内部電圧レベル増幅部での基準電圧増幅時の回路製造工 程の変化による電圧変動を補償する工程変化補償部と、 増幅された内部電圧レベルにより内部電圧を駆動するド ライバ部と、を備えることを特徴とする内部電圧発生回 路.

【請求項2】 内部電圧レベル増幅部が、外部電源と低 圧電源との間に直列に接続された複数のトランジスタか らなり、外部電源側の二つのトランジスタの接続点を出 力端とし、工程変化補償部は、内部電圧レベル増幅部の 出力端にドレイン端子が接続され、ソース端子が第2抵 抗を介して低電圧源に連結され、ゲートが内部電圧レベ ル増幅部を構成する直列に連結されたトランジスタの低 「電圧源側の二つのトランジスタの接続点に接続されるn 20 MOSトランジスタとから構成されるフィードバック回 路であることを特徴とする請求項1記載の内部電圧発生 回路。

【請求項3】 前記nMOSトランジスタはしきい値電 圧を有するトランジスタから構成されることを特徴とす る請求項2記載の内部電圧発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、内部電圧発生回路 部電圧発生回路に関する。

[0002]

【従来の技術】一般に、回路内の特定のノードの電圧を 内部電源として使用する場合がある。その場合、ACイ ンピーダンスを低くし、且つDCレベルを安定化させる 必要がある。しかし、上記の2つの要求条件の双方を満 たすことは困難なので、そのうち一つのみを強調するよ うになる。ローインピーダンスの面に焦点を合わせたも のを内部電源と言い、温度や外部電圧の変動に対して安 定的に電圧を供給する回路を基準電圧発生器という。そ 40 の際、侵秀な内部電源を確保するためにはこれらを関連 させて設計しなければならない。外部電源電圧及び外部 温度の変化に係わらずに常に一定の電圧を供給する基準 電圧発生器を設計するためには、物理的定数に基づいた 電圧を使用しなければならない。PNジャクションのビ ルトイン電圧、MOS構造のしきい値電圧等がその物理 的定数に基づいた電圧の代表的な例である。それらの電 圧の値は素子のサイズよりは製造工程条件に依存する特 性があるので、設計による変動が少なく、基準電圧とし

度による変動 (温度係数) を最小化することが重要であ るため、この方法により多様な回路形態が提案されてき

【0003】外部電圧、温度、製造工程等の変化に影響 を受けないように一定の基準電圧を発生させるが、より 正確に基準電圧を制御するには、さらに、内部電源電圧 が変動した場合にその変動を検出し、その結果に対応し て基準電圧を高速でフィードバックさせてその変動を抑 制する回路を用意しなければならない。このため、内部 電源電圧回路は正確な基準定電圧回路と高速フィードバ ックループ及び大容量電流供給能力が必要である。

【0004】以下、添付図面に基づき従来の内部電圧発 生回路を説明する。図1は従来の内部電圧発生回路を示 す回路図である。図に示すように、外部電圧を受けて基 準電圧を発生させる基準電圧 (Vref) 発生部10と、 基準電圧発生部10から発生された基準電圧を内部電圧 レベルまで増幅させる内部電圧レベル増幅部20と、内 部電圧レベル増幅部20で内部電源電圧レベルまで増幅 された値により内部電源電圧を駆動するドライバ部30 とを備える。

【0005】基準電圧発生部10は内部電源電圧の変動 に係わらずに一定の基準電圧を発生する回路であり、そ の構成は次の通りである。ゲートを共有する第1、第2 nMOSトランジスタ11、12と、第2nMOSトラ ンジスタ12のソース端子に直列連結されるとともにV ss電源に接続される抵抗(R)13と、第1、第2n MOSトランジスタ11、12の共有のゲートノードに ドレイン端子が接続され、ソース端子がVccに接続さ れる第1pMOSトランジスタ14と、第1pMOSト に関し、特に製造工程が変化しても安定的に出力する内 30 ランジスタ14とゲートを共有するとともに、ソース端 子がVcc電源に連結され、ドレイン端子が第2nMO Sトランジスタ12のドレインに接続される第2pMO Sトランジスタ15とから構成される。この第1、第2 pMOSトランジスタ14、15の共有のゲートノード は第2pMOSトランジスタ15のドレイン端子に接続 されて基準電圧が出力されるノードとなる。

【0006】上記のようにして構成される基準電圧発生 部10においては、第1、第2pMOSトランジスタ1 4、15が同一特性を有するトランジスタであるとする と、ゲートを共有しているので飽和領域では双方のトラ ンジスタ14、15を介して流れる電流が同じくなる。 【0007】内部電圧レベル増幅部20は、Vcc電源 とVss電源との間に直列連結される4つのpMOSト ランジスタから構成される。すなわち、基準電圧発生部 10の出力ノードにゲートが接続され、ソース端子がV cc電源に連結される第3pMOSトランジスタ16 と、このトランジスタ16のドレイン端子にソース端子 が接続され、ドレイン端子がゲートに接続される第4 p MOSトランジスタ17と、このトランジスタ17のド て使用するに有利である。周辺回路の設計にあたって温 50 レイン端子にソース端子が接続され、ドレイン端子がゲ 3

ートに接続される第5pMOSトランジスタ18と、こ のトランジスタ18のドレイン端子にソース端子が接続 され、ドレイン端子がゲートに接続されるとともにVs s電源にも連結される第6pMOSトランジスタ19と からなる。この回路は、第3pMOSトランジスタ16 のドレイン端子と第4pMOSトランジスタ17のソー ス端子との共有接続点が出力ノードとなる。

【0008】ドライバ部30は、内部電圧レベル増幅部 20の出力ノードからの内部電源電圧レベル値(VLR) と内部電源電圧値 (Vdd) との電圧差を検出する比較 10 器21と、比較器21の比較結果により駆動される第7 pMOSトランジスタ22と、第7pMOSトランジス タ22のドレイン端子にドレイン端子が接続され、ソー ス端子はVss電源に連結される第3nMOSトランジ スタ23とから構成される。第3 n MOSトランジスタ 23のゲートはVcc電源に連結され、常時オン状態に*

> $I \cdot R = V_{GS1} - V_{GS2} = V_{T1} + \sqrt{(1/k_1) - (V_{T2} + \sqrt{(1/k_2)})}$ = $\int I \left(1/\sqrt{k_1}-1/\sqrt{k_2}\right) \xi ds$.

ここで、VII、VI2はそれぞれ第1nMOS11、第2 nMOS12のしきい値電圧、k1、k2はそれぞれ第1 20 いため、付加的な努力が必要である。 nMOS11、第2nMOS12のk値となる。これを 整理すると、

 $\int I = (1/\sqrt{k_1} - 1/\sqrt{k_2})/R$

となり、Vccとは無関係な電流が流れる。そして、V $RRF = V C C - V_{GS4} = V C C - |V_{IP4}| - \sqrt{(I)}$ k_4) = $V c c - |V_{IP4}| - 1 / (R \sqrt{(k_4)})$ (k1) -√ (k2))となる。ここでVGS4 はpMOS トランジスタ15のゲート・ソース間電圧、VTP4 はp MOSトランジスタ15のしきい値電圧、kg はpMO Sトランジスタ15のk値である。 α=1/(R√(k 30 4) (√ (k1) -√ (k2))とすると内部電圧V LRは、 $V_{LR} = 3 (|V_{TP}| + \alpha)$ と表すことができる。 ここでV_{IP}とは第4~第6pMOSトランジスタ17~ 19のしきい値電圧である。内部電圧が上記のように表 され、トランジスタのしきい値電圧は基板の不純物濃 度、ソース・ドレイン拡散層の深さ、ゲート酸化膜の厚 さなどの製造工程上の変数により影響をうける。したが って、製造工程上の変数の変化によりしきい値電圧が変 わった場合に、内部電圧は結果的にしきい値電圧の変化 量の3倍も変動することになる。すなわち、内部電圧の 40 値は工程変化に敏感である。そして、その変動する内部 電圧レベルが、直ちにドライバ部30のレベルとなる。

【発明が解決しようとする課題】上記の従来の内部電圧 発生回路では次のような問題点があった。内部電圧は、 工程変化に敏感で工程によるしきい値電圧の変化量の3 倍も変化し、バーンイン(burn-in)時に工程変化に従っ て内部電圧のレベルが変わるため、正確なバーンインを 進行することができない。このため、チップに対する信 頼度が落ちる。工程によって変動する内部電圧のレベル※50 【0014】ここで、基準電圧発生部40は内部電圧の

*維持されている。第7pMOSトランジスタ22のドレ インと第3 n M O S トランジスタ 2 3 のドレインとが共 通接続され、フィードバックされながら内部電圧 (Vd d)を出力する。

【0009】以下、上記構成の従来の内部電圧発生回路 の動作について説明する。基準電圧発生部10におい て、第1pMOS14に流れる電流をIとすると、第1 nMOSトランジスタ11のゲート端子に加えられる電 圧VGS1=VGS2+I・Rであり(VGS2 は第2nMOS トランジスタ12のゲート・ソース間電圧)、トランジ スタ14、15は同じトランジスタであるので、k=
μ cox(W/L) (ここで、μ=キャリアの移動度、c ox =酸化膜キャパシタンス、W=トランジスタのチャ ネル幅、L=チャネル長)とするとき、飽和領域で共通 ゲートとされているトランジスタへ流れる電流 I は以下 のように計算することができる。

※を合わせためのトリミング回路を追加しなければならな

【0011】本発明は上記問題点を解決するためになさ れたものであり、その目的とするところは、工程に変化 があっても内部電源電圧のレベルを一定に維持すること ができ、結果的にチップに対する信頼度を向上させるこ とができる内部電圧発生回路を提供することにある。 [0012]

【課題を解決するための手段】上記目的を達成するため の本発明の内部電源電圧発生回路は、外部電源を用いて 内部電源を生成する内部電圧発生回路であって、外部電 源を受けて基準電圧を発生させる基準電圧発生部と、基 **準電圧発生部からの基準電圧を内部電圧レベルに増幅さ** せる内部電圧レベル増幅部と、内部電圧レベル増幅部で の基準電圧増幅時の回路製造工程の変化による電圧変動 を補償する工程変化補償部と、増幅された内部電圧レベ ルにより内部電圧を駆動するドライバ部とを備えること を特徴とする。

[0013]

【発明の実施の形態】以下、添付図面に基づき本発明実 施形態の内部電圧発生回路を説明する。図2は本実施形 態の内部電圧発生回路を示す回路図である。図2に示す ように、この内部電圧発生回路は、外部電圧を入力され て基準電圧(Vref)を発生させる基準電圧発生部40 と、基準電圧発生部40からの基準電圧を内部電圧レベ ルまで増幅させる内部電圧レベル増幅部50と、内部電 圧レベル増幅部50からの内部電圧レベルが製造工程に よって変化した場合にその変化を補償して出力する工程 変化補償部60と、工程変化補償部60で補償され、増 幅された内部電圧レベルを入力して内部電圧を駆動する ドライバ部70とから構成される。

変動に係わらずに基準電圧を発生するが、基本的には従 来の回路と格別の相違はない。すなわち、ゲートを共有 する第1、第2nMOSトランジスタ31、32と、第 2nMOSトランジスタ32のソース端子に直列連結さ れてVss電源に接続される第1抵抗(R)33と、共 有のゲートノードにドレイン端子が接続される第1pM OSトランジスタ34と、第1pMOSトランジスタ3 4とゲートを共有するとともにソース端子がVcc電源 に連結される第2pMOSトランジスタ35とから構成 される。pMOSトランジスタの共有ゲートノードは第 10 2pMOSトランジスタ35のドレイン端子に接続され て基準電圧が出力されるノードとなる。

【0015】上記のように構成された基準電圧発生部4 Oでは、第1、第2pMOSトランジスタ34、35が 同様なトランジスタであるとすると、ゲートを共有して いるので、飽和領域ではそれらのトランジスタ34、3 5を介して流れる電流が同じである。

【0016】内部電圧レベル増幅部50は、同様に、従 来と同じくVcc電源とVss電源との間に直列連結さ れる4つのpMOSトランジスタから構成される。すな 20 わち、基準電圧発生部40の出力ノードにゲートが接続 され、ソース端子はVcc電源に連結される第3pMO Sトランジスタ36と、第3pMOSトランジスタ36 のドレイン端子にソース端子が接続され、ドレイン端子 はゲートに接続される第4pMOSトランジスタ37 と、第4pMOSトランジスタ37のドレイン端子にソ -ス端子が接続され、ドレイン端子はゲートに接続され る第5pMOSトランジスタ38と、第5pMOSトラ ンジスタ38のドレイン端子にソース端子が接続され、 MOSトランジスタ39とからなる。第3pMOSトラ ンジスタ36のドレイン端子と第4pMOSトランジス タ37のソース端子との共有点が、内部電圧レベル増幅 部50の出力ノードとなる。

【0017】工程変化補償部60は、内部電圧レベル増 幅部50の出力端にドレイン端子が接続され、ソース端 子が第2抵抗(R)41に直列連結されてVss電源に 連結される第3nMOSトランジスタ42から構成され る。この第3 n M O S トランジスタ42のゲートが第5 pMOSトランジスタ38と第6pMOSトランジスタ 40 39の接続点に接続されている。第3pMOSトランジ スタのドレイン電流を Iı 、第4pMOSトランジスタ 37のドレイン電流を I2、第3nMOS42にバイパ スされる電流をI3とすると、I1=I2+I3であり、V $LR = 3 (|V_{tb}| + \int (I_1 - I_3) / k)$ $\nabla h = 3$. CCで、Vtbは内部電圧レベル増幅器50のpMOSトラン ジスタ38と39との間の電圧である。したがって、も し、 | Vtb | が高く作成されると、第3 n MOSトラン ジスタ42を経て I3 値が大きくなり、 | Vtb | が低く 作成されると、第3 n M O S トランジスタ42を介して 50 効果的に内部電圧を補償することができる。

I3 値が小さくなる。従って、製造工程による各pMO Sトランジスタのしきい値電圧の変化にともなう | Vtb |の変化を、フィードバック回路である第3 n MOSト ランジスタ42と第2抵抗41とによって補償すること ができる。ここで、第3nMOSトランジスタ42は、 低いしきい値電圧を有するトランジスタを使用して安定 的にしきい値電圧を調節することができるので、工程の 変化による | Vib | の変化を確実に補償する.

【0018】ドライバ部70は、内部電圧レベル増幅部 50の出力ノードからの内部電圧レベル値(VLR)と出 力電圧(Vdd)との電圧差を検出する比較器43と、 比較器43にゲートが接続され、ソース端子はVcc電 源に連結されて駆動される第7pMOSトランジスタ4 4と、第7pMOSトランジスタ44のドレイン端子に ドレイン端子が接続され、ソース端子はVss電源に連 結される第4 n MOSトランジスタ45とから構成され る.

【0019】上記のようにして構成されるドライバ部7 Oは、Vdd端子から負荷へ過電流を流すと、Vdd電 圧が瞬間的に下降する。そのとき、Vdd電圧がVLRよ り低くなると、比較器43の動作により第7pMOSト ランジスタ44の電圧が更に下降して第7pMOSトラ ンジスタ44がオンされ、負荷に電流が供給されてVd d電圧が上昇する。もしも、Vd d電圧がVLRより大き くなると、今度には第7pMOSトランジスタ44のゲ ート電圧が上昇して第7pMOSトランジスタ44がオ フされ、Vddの上昇が止まる。

【0020】 Vddの下降幅が大きくなるほど第7pM OSトランジスタ44のゲート電圧も一層下降するの ドレイン端子がゲートとVss電源に連結される第6p 30 で、Vddはより速く上昇する。又、第7pMOSトラ ンジスタ44のサイズが大きくて高速で電流を流すよう にすると、Vddの変動幅もそれだけ減少する。すなわ ち、このドライバ回路70は、第7pMOSトランジス タ44のドレインと第3nMOSトランジスタ45のド レインとが共通接続されて、比較器43へ第3nMOS トランジスタ45のドレイン電圧をフィードバックして 内部電圧(Vdd)を出力する。

[0021]

【発明の効果】上述したように、本発明の内部電圧発生 回路では次のような効果がある。基準電圧を内部電圧レ ベルに増幅させるに際して、回路製造工程で発生する素 子の変化に基づく電圧の変動を工程変化補償部で補償し て、安定した内部電圧レベルを維持することができるた め、バーンイン時に内部電圧の変化によるチップの信頼 性を向上させることができる。また、工程変化補償部を 備えているため、内部電圧のレベルを一定に維持するた めのトリミング回路が別途必要なく、容易且つ確実に内 部電圧を合わせることができる。さらに、工程変化補償 部はしきい値電圧の低いトランジスタを使用することで 7

【図面の簡単な説明】

【図1】従来の内部電圧発生回路を示す回路図。

【図2】本発明実施形態による内部電圧発生回路を示す 回路図。

【符号の説明】

40 基準電圧発生部

50 内部電圧レベル増幅部

60 工程変化補償部

70 ドライバ部

31、32、45 nMOSトランジスタ

33、41 抵抗

34, 35, 36, 37, 38, 39, 40 pMO

Sトランジスタ

43 比較器

【図1】



